第 8 章 布线

8.1 布线准备

8.1.1颜色及subclass的显示设置

第1步：打开PCB工程，执行菜单命令Display->color/visibility，弹出Color and Visibility对话框，如图8.1所示。

图8.1 Color and Visibility对话框

第2步：Global visibility右侧下拉列表中选择All invisible，弹出Global visibility对话框，单击OK关闭对话框，单击Apply按钮，取消所有Class和subclass的显示。

第3步：Group下拉列表选择Stack-Up，对话框内是该Group中所有的Class和Subclass。 第4步：勾选Pin、Via、Drc、Etch、Anti Etch下All所在行的复选框，显示这些Class

下的所有Subclass。

第5步：鼠标左键点击对话框下部的颜色板，选取合适的颜色，然后单击某一个Class下的Subclass对应的颜色按钮，更换该Subclass在Allegro绘图区的显示颜色。例如，如果想把TOP层走线以绿色显示，首先鼠标左键点击下部颜色板中的绿色按钮，然后单击在Etch列和Top行交叉点位置的颜色按钮，即可更换TOP层走线的颜色。同样的方法Pin、Via、Drc、Etch、Anti Etch等Class中所有Subclass的颜色。

第6步：Group下拉列表选择Geometry。Board Geometry中勾选outline和constraint area，Package Geometry中勾选Assembly Top、Assembly Bottom、Pin_Number。并按照第5步种方法设置合适的颜色。

第7步：Group下拉列表选择Components，勾选Ref Des列对应的Assembly Top、Assembly Bottom行，并设置颜色。

第8步：Group下拉列表选择Areas，勾选该界面内所有的Class和Subclass，并设置颜色。

第9步：点击Apply按钮，点击OK关闭对话框。

8.1.2 更改电源和地网络的鼠线显示方式

第1步：执行菜单命令Edit->Properties，右侧控制面板Find by Name栏选择Net，单击More按钮，弹出Find by Name or Property对话框。

第2步：在左侧Available objects中选择VCC12VP、VCC12VN、VCC1V2、VCC3V3、VCC5V、GND等电源和地网络，这些网络出现在Selected Objects中。如图8.2所示。

图8.2 Find by Name or Property对话框

第3步：点击Apply，弹出Edit Property对话框和Show Property对话框。在Edit Property对话框左侧Available properties中找到Ratsnest_Schedule，右侧选择该属性的Value 为

POWER_AND_GROUND，设置完毕后如图8.3所示。

图8.3 Edit Property对话框

第4步：点击Apply按钮，查看Show Property对话框确认属性已经添加，单击Edit Property对话框的OK按钮，关闭Edit Property对话框。单击Find by Name or Property对话框的OK按钮关闭该对话框。

第5步：在Allegro工作区中单击鼠标右键，选Done结束property edit命令。 设置完成后可以用Edit->Show Rats->Net命令查看鼠线显示方式，如图8.4所示。电源地网络以这种方式显示，可以在工作区减少很多不必要的鼠线，方便布线，另外也更容易识别那个网络是电源或地网络。

图8.4 更改后的鼠线显示

8.1.3 高亮设置

可以设置暂时高亮网络以及永久高亮网络的颜色，可使用菜单命令Display->color/visibility，在Color and Visibility对话框的Group下拉列表选择Display，设置Temporary Highlight和Permanent Highlight两项的颜色。如图8.5所示。

顺便提一下，在这个对话框界面右侧有一个Shadow mode选项，选中on，启用该模式。这样在Allegro工作区域显示某一层时，其他的层降低亮度，便于查看当前层的情况，可以用滑块调整这些非活动层显示的亮度。

图8.5 设置高亮显示的颜色

Allegro中网络的高亮显示方式默认的是虚线方式，有时候查看起来不是很明了，不过Allegro留出了控制接口，可以自己设置高亮显示的线型。设置方法为：菜单命令Setup->user preference，在左侧的列表中选择Display，右侧选项中勾选display_nohilitefont，如图8.6所示。点击Apply，点击OK关闭对话框即完成设置。

图8.6 display_nohilitefont设置

8.1.4 DRC标记符号显示方式设置

DRC标记符号显示方式主要包括三项：颜色、尺寸、是否填充。颜色设置及方法已经在8.1.1节中介绍过了，下面介绍另外两项的设置。

DRC标记尺寸设置：Allegro中执行菜单命令，Setup->drawing option，打开Display标签，修改DRC Marker size右侧文本框数值即可，如图8.7所示，这里设置为60。

图8.7 设置DRC标记尺寸

DRC标记以填充方式显示：默认的显示方式是不填充的，有时候难于发现，可以设置用颜色全部填充DRC标记。执行菜单命令Setup->userprefernce，在左侧的列表中选择Display，右侧选项中勾选display_drcfill。如图8.8所示。选中该选项后，DRC显示方式如图8.9所示。

图8.8 设置填充方式显示DRC标记

图8.9 填充方式显示的DRC标记

8.1.5 使用不同颜色同时高亮显示多个网络

布线过程中很多时候如果能够用不同的颜色同时高亮几个网络（尤其是电源和地网络），会很方便。在Allegro中可以很容易的实现这一功能。操作步骤为：

第1步：执行菜单命令Display->highlight，在右侧控制面板中选择Option标签，选择要

使用的颜色。

第2步：打开控制面板中Find标签，Find by Name中选择Net，点击More按钮，弹出Find by Name or Property对话框。选择要高亮的网络，点击Apply。单击OK按钮关闭对话框。完成第一个网络的高亮显示。

第3步：重复第2步，选取不同的颜色以及另一个网络，完成第2个网络的高亮显示。同样可以用不同的颜色高亮显示其他很多网络。

第4步：在Allegro工作区点击鼠标右键，选择Done，结束highlight命令。

8.1.6 布线栅格点设置

在布局阶段，通常使用大的栅格间距，这样便于零件的对齐。但是在布线阶段，大的栅格间距会使布线困难，通常使用小的栅格间距。设置方法为：执行菜单命令Setup->grids，弹出Define Grid对话框，将所有的Spacing设置为1mil，Offset设置为0。如图8.10所示。单击OK按钮关闭对话框即可。

图8.10 Define Grid对话框

8.2 BGA零件的自动扇出

本工程中使用的DSP6713为BGA封装零件，对于这种零件内部管脚向外拉线时需要先拉出一小段引线后打一个过孔，然后从不同层引出。由于内部管脚很多，如果手工处理的话，很难把所有的过孔打在4个焊盘中心，这样在向DSP外部拉线时可能会遇到困难。对于这种BGA封装零件，最好使用自动扇出命令来处理。在Allegro中，使用Fanout By Pick命令执行该功能。

在第7章我们设置了电源地网络的线宽规则，在DSP内部有设置了区域约束规则，在区域内电源和地的线宽与外部不同。这种情况下，Fanout By Pick命令时电源地网络不会自动扇出。因此在执行命令前需要做一点预处理，执行setup->Electrical Constraint spreadsheet，点击左侧窗口中Net下的General Property，把GND、VCC1V2、VCC3V3的POWERLINE属性清除（右键clear），这样就可以进行正常的扇出操作了。具体操作步骤如下：

第1步：执行菜单命令Route->Fanout By Pick。 第2步：在Allegro工作区中单击右键，下拉菜单中选择Setup，弹出SPECCTRA Automatic Router Parameters对话框。这里主要设置Fanout标签下的内容。Direction设置为either，Via Location设置为anywhere，Fanout Grid选择Current Via Grid，Pin Types选择Power Nets和Signal Nets。其他选项不做设置。如图8.11所示。各选项具体含义下面介绍。

图8.11 SPECCTRA Automatic Router Parameters对话框

对话框说明：

Direction：定义扇出方向，in代表向器件的内部，out代表向器件的外部方向，either表示不做，默认设置为either。 Via Location：定义过孔打在器件边框的内部（inside）还是外部（outside），默认的是不做（anywhere）。该选项和Direction选项的不同组合可实现不同的扇出方式，读者可自行试验。

Maximum Fanout Length：定义最大引出线的长度。

Enable Radial Wires：该项一般用在芯片级设计上，板级设计一般不用。

Fanout Grid：定义扇出时使用的栅格点。 Current Via Grid：使用当前设置的栅格点，注意这里的栅格点不是Allegro PCB Editor中的栅格点。要设置这个栅格点，执行命令Route->Route Automatic打开Automatic Router对话框，在Router Setup标签下。如图8.12所示。

图8.12 Automatic Router对话框

1 Wire Between Vias：根据相邻两个Via之间可以走一条线的原则自动计算via grid。 2 Wire Between Vias：根据相邻两个Via之间可以走两条线的原则自动计算via grid。 Specified Grid：自定义via grid。

Fanout Blind/Buried Vias To：使能该选项，用于控制盲埋孔打孔的方向和深度。 Top：向TOP层打盲埋孔。

Bottom：向Bottom层打盲埋孔。

Opposite Side：向相反方向打盲埋孔。 Max. Layer Span：打孔深度。

Pin Types：选择对那些网络或引脚进行扇出。

Share Within Distance：定义共享过孔或引脚时最大距离。 Share Pins：允许扇出时直接连接到有相同网络的通孔引脚。 Max Share Count：定义连接到共享通孔的最大连接数量。

Share SMD's on Way to Via：允许在打过孔之前把通网络的SMD引脚先连接起来。 Max Share Count：定义最多可连接的SMD引脚的数量。只有选中Share SMD's on Way to Via时才有效。

Share Vias：允许同网络的SMD引脚扇出时共享过孔。 Max Share Count：定义最大共享过孔时的最大连接数量。

第3步：单击OK按钮，关闭SPECCTRA Automatic Router Parameters对话框。 第4步：在右侧控制面板中打开Find标签，点击All off，勾选Comps。 第5步：左键单击DSP（任选一个引脚即可选中该器件），等待自动扇出操作。扇出结果如图8.13所示。

图8.13 自动扇出结果

第6步：在Allegro工作区，单击右键，选择Done结束fanout_by_pick命令。

第7步：执行setup->Electrical Constraint spreadsheet，点击左侧窗口中Net下的General Property，在右侧表格中恢复GND、VCC1V2、VCC3V3的POWERLINE属性。

8.3 手工布线

8.3.1 手工布线时控制面板各选项说明

在进行手工布线过程中，最重要的就是对控制面板中的各个选项进行设置，因此首先介绍控制面板中各个选项的含义。

手工布线的命令为Route->connect，执行命令后，右侧控制面板如图8.14所示。手工布线时，最关键的是Option标签下的各个选项。

图8.14 手工布线控制面板选项

Act：走线过程中，显示及设置当前走线处于哪一层，可以使用下拉菜单设置。 Alt：表示如果打过孔换层的话，走线换到哪一个层，可以使用下拉菜单设置。

Via：显示当前布线的网络使用的默认过孔，如果在线宽规则中设置了多个过孔，下拉列表中会全部显示，使用下拉菜单选择换层时使用的过孔。

Net：显示当前布线网络的名称。对于Group布线方式中，这里显示的是控制线网络名称。 Line lock：设置走线改变方向时，使用哪种转角。左侧下拉列表设定转角线型，右侧下拉列表控制转角方向。

 Line：转角处使用直线段。  Arc：转角处使用圆弧。  Off：走线使用任意方向。  45：转角方向为45度斜线。

 90：转角方向为90度，即直接走出90度转角。

Miter：当Line lock选择line和45时，出现该选项。设置转角处小斜角的尺寸。左侧下拉列表中默认是1x width，用线宽的倍数表示斜角线段的尺寸。可以直接输入值（例如3x）来改变这里的默认值。右侧下拉列表中有两个选项，min表示转角的最小尺寸为左侧列表框中设置的值，fixed表示使用固定尺寸的转角，同样尺寸值为左侧列表框中设置的值。

Radius：当Line lock选择Arc和45（或90）时，出现该选项。设置转角圆弧的尺寸，各个选项和Miter中的类似。

Line width：定义及显示当前走线的线宽，可以在这里直接输入值改变当前走线的线宽。 Bobble：用于设置走线遇到障碍（如过孔、焊盘等）时的行为。下拉列表中有4个选项。  Off：关掉Bobble模式。该方式中走线完全忽略障碍物的存在，直接从障碍物上穿

过，必然导致DRC错误。

 Hug only：当遇到障碍物时，采用抱紧障碍物的方式，与障碍物的间距采用Spacing

规则中的设置的间距值。

 Hug preferred：优先选择抱紧，如果没有空间走线的话，则采用推挤方式。  Shove preferred：优先选择推挤，如果无法推挤，则采用抱紧方式。 Shove Vias：只有使能Bobble模式时才能设置该选项。  Off：不允许推挤过孔。

 Min：相当于对过孔的Hug preferred模式，如果过孔周围有空间走线，不会推挤，

如果过孔周围没有空间走线才进行推挤。  Full：优先推挤过孔，只要有可能就推挤。

Gridless：不按照栅格点走线，这种情况布线密度最高。

Clip dangling clines：shove-preferred模式时该选项有效，控制是否删除推挤过程中产生的多余走线。

Smooth：当选择hug- preferred 或shove-preferred方式时该选项有效，用于控制是否对走线进行smooth操作。

Snap to connect point：定义走线在到达终端引脚时是否自动吸附到引脚连接点。 Replace etch：使用新的走线替换已存在的走线，使用该选项可以让软件自动删除原来的走线。

了解了控制面板中的内容，就可以进行手工布线了，下面分别介绍手工布线过程中的一些常用操作。

添加过孔、换层：

第1步：执行Route->connect命令，点击走线的起点焊盘，如果焊盘在TOP层，右侧Act对应的层自动变为TOP层。

第2步：在Alt对应的下拉列表中选择添加过孔后在哪层布线。 第3步：Via对应下拉列表中选择使用的过孔。

第4步：移动鼠标拉出一条走线到需要添加过孔的位置，双击左键（或单击左键，然后单击右键选择add via），完成添加过孔和走线换层。

控制转角：

执行Route->connect命令，在控制面板中设置Line lock和Miter（或Radius），点击走线的起点焊盘，拉出一根线。转向时就会自动按照设定好的方式处理转角。

控制线宽：

执行Route->connect命令，在控制面板中Line width中直接输入当前走线使用的线宽值，点击起点的焊盘，拉出一根线，线宽即为设定好的值。

推挤和抱紧：

执行Route->connect命令，在控制面板中设置Bobble模式下的几个选项，然后直接走线即可，遇到障碍物就会按照设定好的Bobble模式进行推挤或抱紧。

自动抓焊盘：

执行Route->connect命令，在控制面板中勾选Snap to connect point选项，拉出一根线，到达终点时会自动吸附到终点焊盘的连接点，单击左键结束走线即可。

替换走线：

执行Route->connect命令，在控制面板中勾选Replace etch。按正常走线方式从起点拉线，当结束布线时，原来的走线会被自动删除。

自动完成：

执行Route->connect命令，点击起点焊盘拉线，快到终点时，单击鼠标右键，选择finish，自动完成剩下的一小段走线。

控制出线方向：

有时需要调整从起点焊盘刚刚拉出的哪一段线的出线方向，可以拉出一小段线后，单击鼠标右键，选则toggle既可。

8.4 群组布线

执行Route->connect命令，设置好控制面板中的内容。然后设置同时走线的GROUP包含哪些网络，有两种方法。第一种方法，如果几个网络是紧邻的，可以直接框选，选中的网络就会被包含在GROUP中，走线时几个网络被同时拉出。第二种方法，如果几个网络起点并不相邻时，单击鼠标右键，选择Temp group，依次点击想同时走线的网络起点焊盘，选完后单击右键选择complete，选中的网络被同时拉出。

在群组布线时，可以设置各个走线之间的线距，改变控制线，转换为单根走线模式等，下面分别介绍。

设置群组布线时的线距：群组走线过程中，单击鼠标右键，选择route spacing，弹出对话框。如图8.15所示。选中User defined，在space选项中直接修改线宽。点击OK关闭对话框。回到Allegro主绘图区，GROUP内各走线之间间距自动设置为Route Spacing对话框中设定的值。如图8.16所示。

图8.15 Route Spacing对话框

图8.16 自动调整的GROUP内走线间距

走线过程中改变控制线：走线过程中单击鼠标右键，选择change control trace，然后鼠标左键单击作为控制线的走线即可。群组走线的控制线为带有X的走线，如图8.17所示。

图8.17 群组走线的控制线

转变为单根走线模式：走线过程中单击鼠标右键，选择Single trace mode，作为控制线的那根走线会被单独拉出来，其他的走线不再伴随，如图8.18所示。注意此时右键菜单中Single trace mode前面有一个对号，表示当前处于单独走线模式下，如图8.19所示。处理完某个走线后，如果还有其他走线需要单独走线，直接在Single trace mode下，单击鼠标右键，选择选择change control trace，即可单独处理其他走线。单独走线局部的修改结束后，鼠标右键选择Single trace mode，这样恢复到群组走线模式。注意单根走线模式中处理的是控制线，因此

想单独处理哪根线，要把这根线设成控制线。

图8.18 单根走线模式

图8.19 单根走线模式下的右键菜单

8.5 布线时显示延迟以及相对延迟信息

高速数据总线通常都会有延时约束以及相对延迟约束，差分信号走线有等长约束。因此布线或修线过程中需要实时查看走线是否满足约束规则，Allegro提供了这一功能。下面分别介绍如何显示这些信息。

显示延迟信息：

第1步：执行菜单命令Setup->User preferences，弹出User preferences Editor对话框。点击左侧Categories列表中的Etch，右侧显示出Etch下可以设置的所有环境变量。如图8.20所示。

图8.20 User preferences Editor对话框

第2步：在allegro_dynam_timing右侧下拉列表中选择on，单击Apply按钮。点击OK关闭对话框。

第3步：执行Route->connect命令，手工拉线，此时悬浮的窗口显示出当前走线的是否满足延迟约束。如图8.21所示。

图8.21 动态显示的延迟信息

同时显示延迟信息和相对延迟信息：User preferences Editor对话框中将allegro_dynam_timing环境变量设为on，同时勾选allegro_dynam_timing_fixedpos。此时布线过程中延迟信息和相对延迟信息窗口固定在控制面板内，如图8.22所示。

图8.22 延迟信息和相对延迟信息窗口

信息窗口显示了当前走线是否满足约束规则。RDly、Dly表示该信息框对应哪个约束规则。数字部分表示当前走线的延迟或相对延迟和约束中最大最小值之间的差，以长度来表示，长度单位即工程中设置的单位（mil、inch、mm等），数字部分会随着当前走线的变化而变化。该差值相对于最大约束值还是最小约束值，取决于哪个差值更小，如果计算出来的当前走线延迟更接近最小约束值，则文字和数字部分靠左侧显示，如果更接近最大约束值则靠右侧显示。中间的两条小竖线表示约束规则中的最大和最小值。边框和滚动条的颜色含义为：绿色表示当前走线满足约束规则。红色当前走线的延迟或相对延迟不满足约束规则，滚动条指示当前走线小于最小约束值还是超出最大约束值。黄色表示当前走线不满足约束规则，但是可能其他走线改变后会修正这种状态，通常是在还为完全布线的情况下出现。

一般情况下，在开始布线时，不必关心黄色指示。例如本工程中32位数据走线，当32根线还没完全布完时，RDly信息窗就会出现黄色指示。但是当32位数据走线全部完成布线后，一定要通过调整线长，使滚动条变成绿色。

8.6 动态显示走线长度

手工布线时还可以动态显示当前走线的长度，设置方法为执行菜单命令Setup->User preferences，打开User preferences Editor对话框。在Etch对应的环境变量中勾选环境变量allegro_etch_length_on。当走线时就会动态显示当前走线的长度，如图8.23所示。

图8.23 动态显示走线的长度

在Dynamic Length窗口中显示当前走线网络的起止点（引脚到引脚），如本例中R11.2表示当前网络起点为器件R11的引脚2，终点为器件U6的A3引脚。

打开环境变量allegro_etch_length_on后，对于没有时间约束（延迟、相对延迟等）的网络都会显示长度。对于有时间约束的网络，如果环境变量allegro_dynam_timing设置为off的话，也会显示Dynamic Length窗口，当环境变量allegro_dynam_timing设置为on时，不再显示Dynamic Length窗口。

8.7 差分布线方法

最常用的是边沿耦合差分对，这种差分对的特点是两条走线在同一个电气层。 差分走线模式：

第1步：执行菜单命令Setup->Electrical constraint spreadsheet，打开constraint manager。 第2步：在Allegro PCB Editor中执行菜单命令Display->Show Rats->Net。

第3步：打开constraint manager左侧窗口中的Net下的Differential Pair。在右侧表格中右键单击CS_AOUT_R，下拉菜单中选择select命令。

第4步：切换到Allegro PCB Editor中，显示出该差分对鼠线。执行菜单命令Route connect， 设置控制面板中的各个选项。

第5步：点击差分对的一个起点焊盘，移动鼠标即可把差分对的两根线同时拉出。如图8.24所示。带有X标记的是差分对走线时的控制线。

图8.24 差分走线

转换为单根走线模式：有时由于布线空间的原因，可能需要在局部对差分对中的某一根走线做特殊处理，这时可以转换成Single trace mode，单独处理这根线。方法为：走线过程中，单击鼠标右键，选择Single trace mode，控制线被单独拉出，这时处于单根走线模式下，可以对这根线做局部的特殊处理。如果想要处理的是另外一根线，可以在Single trace mode模式下单击鼠标右键，选择change control trace，另外一根线被单独拉出。如果两根走线都需要局部特殊处理，可以在处理完一根线后，单击鼠标右键，选择Next，然后点击另一根线，即可单独对另一根线进行处理。局部处理完成后点击鼠标右键，再次选择Single trace mode，取消单根走线模式，恢复到同时走线方式。

差分对添加过孔：差分走线换层时，添加过孔有特定的方式，可以给两根线同时添加过孔。方法为：在差分走线模式下，点击鼠标右键，选择Via Pattern，下拉菜单如图8.25所示。有4种过孔模式，选择适当的过孔模式，注意此操作只是设置了过孔模式，并不是添加过孔的命令。要添加过孔，再次单击鼠标右键，选择Add Via。此时过孔和走线相连，并随着鼠标移动，找到合适的位置放置过孔即可。这种方式添加过孔，软件会自动处理差分线的分离，过孔放置好后，自动从过孔将两根线拉出并自动完成靠拢。这种方式给差分布线带来极大的方便。图8.26演示了4种过孔模式，从左到右依次为Diagonal Down、Vertical、Diagonal Up、Horizontal。打过孔后，差分线的出线方向始终和过孔中心连线垂直。

图8.25 差分对添加过孔命令

图8.26 差分对的4种过孔模式

8.8 含T形连接点的网络走线方法

Allegro中把T型连接点当做虚拟引脚处理，这给存在T型连接点的网络的布线带来了极大的方便。布线时可以按照正常的Pin to Pin方式来布线，但也有其自身的特点，下面分别说明。

显示要布线网络的鼠线。执行菜单命令Route->connect，设置控制面板Option标签中的选项。点击网络起始引脚，拉出一段走线，此时走线末端的鼠线直接连到T型连接点。如图8.27所示。当到达T型连接点后，不会自动吸附到T型连接点的中心，这一点和普通的引脚焊盘不同。但是只要走线的末端覆盖在T型连接点上，点击鼠标左键，T型连接点和走线的末端会自动连接。连接后，在走线末端会出现一个实线的框，表示走线和T型连接点已经正确连接。如图8.28所示。

图8.27 走线与T型连接点的连接

图8.28 正确连接的T型连接点

也可以从T型连接点开始布线，执行菜单命令Route->connect后，设置好控制面板Option标签中的选项。注意还要设置一下Find标签中的选项，一定要选中Rat Ts，否则走线和T型连接点很难连接。然后左键点击T型连接点即可拉出走线，这种行为和普通的引脚焊盘非常类似。

8.9 蛇形走线

对于高速数据总线，如果芯片内部没有延时调节功能，通常使用蛇形走线来调整延时以满足时序要求，也就是通常所说的等长线。蛇形走线的目的是调整延时，所以这一类网络都有延迟或相对延迟约束。所以在做蛇形走线调整时，一定要打开延迟或相对延迟信息反馈窗口。下面说明具体操作步骤。

第1步：手工布线，完成各个网络的连线（有等长要求的Match Group或者是有线长要求的网络），此时不必理会是否违反约束规则。

第2步：按8.5节和8.6节方法打开延迟或相对延迟信息反馈窗口，以及动态显示走线长度的窗口。

第3步：执行菜单命令Route->Delay Tune，该命令即为蛇形走线命令。控制面板中选项如图8.29所示，拉蛇形线之前必须设置好这些选项。Active etch subclass表示当前走线所在层。Net项会显示当前处理的走线的网络名称。Gap in use表示蛇形走线中当前使用的并行线段之间边到边间隙。Style用于设置采用哪种形式的蛇形线，左侧的小图标直观的显示三种蛇形线的形状。Center选项用于设置是否以原走线为轴对称绕线。Gap用于设置蛇形走线中并行线段之间边到边间隙，有三种设置方式：nx width（线宽倍数）、n x space（线距倍数）、数值。Corners用于设定蛇形线转弯时采用哪种转角。Miter size设置转角尺寸。Allow DRCs选项如果被选中，当拉出的蛇形线与其他走线或焊盘等之间违反了间距约束规则时，会提示DRC错误，但是蛇形线可以被拉出。如果不选该选项，若违反间距约束规则，不产生蛇形线。

图8.29 蛇形走线的控制面板选项

第4步：在要处理的走线上选择合适的位置作为蛇形线绕线的起点，单击鼠标左键，移动鼠标拖出一个窗口，窗口内就会产生蛇形走线。如图8.30所示。

图8.30 蛇形走线

第5步：调整窗口的大小来调节蛇形走线的长度，使控制面板中的延迟或相对延迟信息反馈窗口中滚动条处于最大最小约束值之间，如图8.31所示，此时信息反馈窗口颜色变绿，说明当前线长满足约束规则的要求，单击鼠标左键，放置蛇形线。

图8.31 延迟信息反馈窗口

第6步：单击鼠标右键，选择Done结束Delay Tune命令。

8.10 修线

Allegro中修线的方法有很多种，这里重点介绍走线的移动和走线的替换，掌握这两种方法，基本可以完成电路板的修线工作。

8.10.1 走线的移动

第1步：执行菜单命令Route->Slide，进入移动走线命令状态。

第2步：右侧控制面板中打开Option标签，Bubble模式选择Hug preferred，Shove vias选择Off，如图8.32所示。

图8.32 Option标签

第3步：打开Find标签，勾选Cline Segs，如图8.33所示。

图8.33 Find标签

第4步：鼠标移动到工作区中，单击要移动的走线，移动鼠标，调整走线的位置即可。 第5步：完成一根走线调整后，鼠标单击其他需要调整的走线，继续调整。

第6步：全部调整完毕后，在Allegro工作区单击鼠标右键，选择Done结束Slide命令。 注意：对于有延时约束的走线，实时观察信息反馈窗口，看是否违反约束规则，调整的结果既要满足走线位置的要求，也要满足约束规则的。

8.10.2走线的替换

有时当走线转角较多，使用Slide命令调整走线相对麻烦，此时可以使用替换走线，步骤为：

第1步：执行菜单命令Route->Connect。

第2步：打开控制面板Option标签，Act选项设置当前活动层位TOP（要替换走线所在层），勾选Snap to connect point和replace etch选项，如图8.34所示。

图8.34 Option标签

第3步：鼠标单击要替换走线的起点，移动鼠标画出新的走线，在要替换走线的终点单击鼠标左键，结束画线，原有走线被新的走线替换。

第4步：在Allegro工作区单击鼠标右键，选择Done结束命令。

使用8.1节到8.10节介绍的方法，布线过程中不断地进行修改和调整，能顺利完成本工程的布线。