多功能数字钟的设计与制作

樊营

摘要：

设计一种多功能数字钟，该数字钟具有准确计时，校正时间等基本功能。以数字形式显示时、分、秒的时间和校时功能。在电路中，其功能均由利用振荡电路提供的1Hz脉冲信号实现。在计时出现误差时电路还可以进行校时和校分，为了使电路简单所设计的电路不具备校秒的功能。并且要用数码管显示时、分、秒，各位均为为两显示。

关键词：振荡器 分频器 计时器 触发器

随着社会的发展，数字钟已被广泛用于个人家庭,车站, 码头、办公室等公共场所,成为人们日常生活中的必需品。更因数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,运用超过老式钟表, 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。因此，研究数字钟及扩大其应用，有着非常现实的意义。

1 ：电路组成框架的设计

2.1设计方案

根据设计要求首先建立了一个多功能 数字钟电路系统的组成框图，框图如图1所示。

1

图1 ： 主 体电 路

由图1可知，电路的工作原理是：多功能数字钟电路由以上部分组成。 振荡器产生的高脉冲信号作为数字钟的振源，再经分频器输出标准秒脉冲。秒计数器计满60后向分计数器个位进位，分计数器计满60后向小时计数器个位进位并且小时计数器按照“12翻1”的规律计数。计数器的输出经译码器送显示器。计时出现误差时电路进行校时、校分、校秒。

2：各单元电路的设计

在本次设计，电路是由许多单元电路组成的，因此首先必须对各个单元电路进行设计。

2.1 单元电路设计

各单元电路主要由振荡电路、计数电路、显示电路以及校时电路四大部分组成。下面将对各部分电路进行设计。

2.1.1 振荡电路

振荡电路由振荡器和分频器产生 1Hz时钟脉冲和扩展部分所需的频率，下面对振荡器和分频器两部分进行介绍。

(1)振荡器

数字电路中的时钟是由振荡器产生的，振荡器是数字钟的核心。振荡器的稳定度及频率的精度决定了数字钟计时的准确程度，一般来说，振荡器的频率越高，计时精

2

度越高。它利用某种反馈方式产生时钟信号。对数字电路来说，振荡器的输出的幅度范围为0v—5v的方波信号。

在数字钟的设计与制作中应采用石英晶体振荡器，因为石英晶体具有压电效应，是一个压电器件。当交流电压加在晶体两端，晶体先随电压变化产生对应的变化，然后机械振动又使晶体表面产生交变电荷。当晶体几何尺寸和结构一定时，它本生有一个固定的机械频率。当外加交流电压的频率等于晶体的固有频率时，晶体片的机械振动最大，晶体表面电荷量最多，外电路的交流电流最强，于是产生振荡，因此将石英晶体按一定方位切割成片，两边傅以电极，焊上引线，再用金属或玻璃外壳封装即构成石英晶体。石英晶体的固有频率十分稳定。将石英晶体作为高Q值谐振回路元件接入反馈电路中，就组成了晶体振荡器。在设计中所用的振荡器的电路图如图3所示。该电路能产生1MHz的方波脉冲振荡信号。

1MHZA1215-25pFA21A7404274041K74040.01uF 图3 （2）分频器

分频器是将由石英晶体产生的高频信号分频成基时钟脉冲信号所需的频率。在此电路中的功能主要是产生标准脉冲信号.在此电路中作为分频器的元件是:CD4518。

CD4518可以组成二分频电路和十分频电路。用CD4518组成二分频电路；用CD4518组成十分频电路；在本次设计中所用的分频器的电路图如图4。电路经过十分频后将晶振来的1MHz的振荡脉冲变为1Hz的脉冲信号，该信号作为计数器的计数脉冲使用。

1MHZ217AENCKCLR4518Q0Q1Q2Q3100KHZ3456217AENCKCLR4518Q0Q1Q2Q334561KHZ217AENCKCLR4518Q0Q1Q2Q3345610HZA217ENCKCLR4518Q0Q1Q2Q3345610KHZ217AENCKCLR4518Q0Q1Q2Q33456100HZ217AENCKCLR4518Q0Q1Q2Q334561HZ

3

图4

振荡器和分频器两部分构成振荡电路，它的电路图如图5所示。

根据图5可知电路的工作原理是：石英晶体振荡器提供的频率为1MHz，CD4518组成十分频电路。并且一个 CD4518可以组成两个十分频电路即：CD4518的引脚2与引脚6组成一个十分频电路而引脚10与引脚14组成另一个十分频电路。晶振的输出接入第一块CD4518的输入引脚2，经过一次十分频，频率变为100KHz。输出引脚6接入同一块CD4518的引脚10经第二次分频，频率变为10KHz。输出引脚接人第二块CD4518的输入引脚2再经一次分频，频率变为1KHz。这样经过六次分频最后可以得到1Hz的频率。

1MHZA125-25pFA121A7404274041K74040.01uFA217ENCKCLR4518Q0Q1Q2Q33456217AENCKCLR4518Q0Q1Q2Q334561KHZ217AENCKCLR4518Q0Q1Q2Q3345610HZ100KHZA217ENCKCLR4518Q0Q1Q2Q3345610KHZ217AENCKCLR4518Q0Q1Q2Q33456100HZ217AENCKCLR4518Q0Q1Q2Q334561HZ

图5

2.1.2 计数电路

计数器是一种计算输入脉冲的时序逻辑网络，被计数的输入信号就是时序网络的时钟脉冲，它不仅可以计数而且还可以用来完成其他特定的逻辑功能，如测量、数字运算等等。

数字钟的计数电路是用两个六十进制计数电路和“12翻1”计数电路实现的。数字钟的计数电路的设计可以用反馈清零法。当计数器正常计数时，反馈门不起作用，只有当进位脉冲到来时，反馈信号将计数电路清零，实现相应模的循环计数。以六十进制为例，当计数器从00，01，02，„„，59计数时，反馈门不起作用，只有当第

4

60个秒脉冲到来时，反馈信号随即将计数电路清零，实现模为60的循环计数。

下面将分别介绍60进制计数器和“12翻1”小时计数器。 （一）60进制计数器 电路如图6所示

12111274LS92_2981198QAQBQCQAQBQCQDR0(1)R0(2)R0(1)R0(2)R9(1)R9(2)CKACKB14146712367CKACKBQD74LS90_5GND+5VGND+5V1 图6

电路中，74LS92作为十位计数器，在电路中采用六进制计数；74LS90作为个位计数器在电路中采用十进制计数。当74LS90的14脚接振荡电路的输出脉冲1Hz时74LS90开始工作，它计时到10时向十位计数器74LS92进位。下面对电路中所用的主要元件及功能介绍。

① 十进制计数器 74LS90

74LS90是二—五—十进制计数器，它有两个时钟输入端CPA和CPB。其中，CPA和Q0组成一位二进制计数器；CPB和Q3Q2Q1组成五进制计数器；若将Q0与CPB相连接，时钟脉冲从CPA输入，则构成了8421BCD码十进制计数器。74LS90有两个清零端R0（1）、R0（2），两个置9端R9（1）和R9（2），其74LS90的管脚图如图7。

2367141R0(1)R0(2)R9(1)R9(2)CKACKB74LS90QAQBQCQD129811 图7

② 异步计数器74LS92

所谓异步计数器是指计数器内各触发器的时钟信号不是来自于同一外接输入时

5

钟信号，因而触发器不是同时翻转。这种计数器的计数速度慢。一异步计数器 74LS92是 二—六—十二进制计数器，即CPA和Q0组成二进制计数器，CPB和Q3Q2Q1在74LS92中为六进制计数器。当CPB和Q0相连，时钟脉冲从CPA输入，74LS92构成十六进制计数器。74LS92的管脚图如图8。

67141R0(1)R0(2)CKACKB74LS92QAQBQCQD121198 图8

（二） “12翻1”小时计数器电路 （1） 电路如图9 所 示

113U10D74LS00U9A74LS001213121356RCTCQ0Q1Q2Q3123267Q+5v474LS74ASDCD1Q74LS1919U8D74LS04CLKCEU/D4DCLK15110141519PLP0P1P2P323U9B74LS00GNDR163.3KCP+5V8 图9

“12翻1”小时 计数器是按照“01—02—03—04—05—06—07—08—09—10—11—12—01”规律计数的，计数器的计数状态转换表如表1所示。

表1“12翻1”小时计时时序 十位 CQ10 P 个位 Q03 Q02 Q01 Q00 CP 十位 Q10 个位 Q03 Q02 Q01 Q00 6

0 1 2 3 4 5 6 7 0 0 0 0 0 0 0 0 0 0 0 0 8 0 0 0 1 9 0 0 1 0 1 0 0 1 1 0 0 1 0 0 11 0 1 0 1 1 0 1 1 0 2 0 1 1 1 13 0 0 0 1 1 1 0 1 0 0 0 1 0 0 1 1 0 1 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 1 （二）电路的工作原理

个位计数器由4位二进制同步可逆计数器 74LS191构成，十位计数器由双D触发器74LS74构成 ，将它们组成 “12翻1”小时计数器。

由表可知：计数器的状态要发生 两次跳跃：一是：计数器计到9，即个位计数器的状态为Q03Q02Q01Q00 =1001后，在下一计数脉冲的作用下计数器进入暂态1010，利用暂态的两个1即Q03Q01使个位异步置0，同时向十位计数器进位使Q10 =1；二是计数到12后，在第13个计数脉冲作用下个位计数器的状态应为Q03Q02Q01Q00 =0001，十位计数器的Q10 =0。第二次跳跃的十位清“0”和个位置“1”的输出端Q10、Q01、

Q00来产生。对电路中所用的主要元件及功能介绍。 ① D触发器74LS74

在电路中用到了D触发器74LS74，74LS74的管脚图如图10。

4A23DCLKQ6PRE74LS74Q5CLR1 图10

触发器，它是由门电路构成的逻辑电路，它的输出具有两个稳定的物理状态（高电平和低电平），所以它能记忆一位二进制代码。触发器是存放在二进制信息的最基本的单元。按其功能可为基本RS触发器触、JK触发器、D触发器和T触发器。

7

其中应用最广泛的当数JK触发器和D触发器。事实上，JK触发器和D触发器是RS触发器的改进型，其中JK触发器保留了两个数据输入端，而D触发器只保留了一个数据输入端。D触发器有边沿D触发器和高电平D触发器。74LS74为一个电平D触发器。

② 计数器74LS191 74LS191的管脚图如图11

451411151109CTEND/UCLKLDABCD74LS191MAX/MINRCOQAQBQCQD12133267 图11

2.1.3 校时电路 （一）电路如图12 所示

11U10D74LS00812U10C74LS0013U11A74LS00310S2/M2 Q291U8E101174LS041HZR33.3kC10.01uFS12GND+5V

图12

（二）电路的工作原理

当数字钟接通电源或者出现误差时，校正时间。但为了使电路设计简单，在此设计中只进行分和小时的校时。校时有“快校时”和“慢校时”两种，“快校时”是通过开关控制，使计数器对1Hz校时脉冲计数。“慢校时”是用手动产生单脉冲作校时脉冲。图中S1校分用的控制开关，S2为校秒用的控制开关，它们的控制功能如表4所示，校时脉冲采用分频器输出的1Hz脉冲，当S1或S2分别为“0”时可以进行“快

8

校时”。如果校时脉冲由单次脉冲产生器提供，则可以进行“慢校时”。

S1 S2 功 能 1 1 计数 1 0 校分 0 1 校时

（三）对电路中所用的主要元件及功能介绍

在此电路中，用到的元器件有两块四2输入与非门74LS00 、一块六反相器74 LS04、两个电容、两个电阻以及两个开关。

（1） 四-2输入与非门74LS00

集成逻辑门是数字电路中应用十分广泛最基本的一种器件，为了合理的使用和充分利用其性能，必须对它的主要参数和逻辑功能进行测试。74LS00与非门的主要参数为：

输出高电平：指与非门有一个以上输入端接地或接低电平时的输出电平值。 输出低电平：指与非门的所有输入端均接高电平时的输出电平值。 开门电平：指与非门输出处于额定低电平时允许输入高电平的最小值。 关门电平：指与非门输出处于高电平状态时允许输入低电平的最大值。 低电平的输出电源电流；是指输入所有端都悬空，输出端空载时，电源提供器件的电流。

高电平输出电源电流：是指输出端空载，每个门各有一个以上的输入端接地，电源提供给器件的电流。

低电平输入电流：是指被测输入端接地，其余输入端悬空时，由被测输入端流出的电流值。

高电平输入电流：指被测输入端接高电平，其余输入端接地，流入被测输入端的电流值。

2.1.4 译码与显示电路 （一）电路如图13所示

9

4537126BI/RBORBILTABCD74LS48abcdefg13121110915141234567abcdeefgfDPYagbcd[LEDgn] DPY_7-SEG图13

（二）电路的工作原理

译码是编码的相反过程，译码器是将输入的二进制代码翻译成相应的输出信号以表示编码时所赋予原意的电路。常用的集成译码器有二进制译码器、二—十制译码器和BCD—7段译码器、显示模块用来显示计时模块输出的结果。

（三）对电路中的主要元件及功能介绍 （1）译码器74LS48

译码器是一个多输入、多输出的组合逻辑电路。它的工作是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。可以分为通用译码器和显示译码器两大类。在电路中用的译码器是共阴极译码器74LS48，用74LS48把输入的8421BCD码ABCD译成七段输出a-g，再由七段数码管显示相应的数。 74LS48的管脚图如图14。

4537126BI/RBORBILTABCDabcde74LS48fg1312111091514 图14

（2）显示器SM421050N

在此电路图中所用的显示器是共阴极形式，阴极必须接地。SM421050N的管脚功能图如图15

1234567abcdefged[LEDgn]fDPYagbc 图15

DPY_7-SEG10

3整体电路如下图所示：

38383838383DPYafgbDS1BS202fDPYagbDS2BS202fDPYagbDS3BS202fDPYagbDS4GNDBS202fDPYagbDS5BS202fDPYagb8DS6BS202ecdhabcdefgecdhabcdefgecdhabcdefgecdhabcdefgecdhabcdefgecdhabcdefghhhhh1901190190190190h1312111091514131211109151413121110915141312111095114131211109511413121110951bdgbdgbdgbdegbdgbcd374LS4874LS48CBI/RBODCBI/RBODCBI/RBODCBI/RBOD74LS4874LS48gaceaceaceacaceaeU1U2U3U4U51419057215725721572157215721U674LS48fffffCBI/RBODRBIRBIRBIRBIRBIRBIU9AABCBI/RBOD74LS0074LS48LTfY1C4LTLTLTLTLTAAAAABBBBBCRYSTALH1 Q2+5vGNDH1 Q0H1 Q1H1 Q31312121171263457126345712634571263457126345712634CAPVAR12+5vM2 Q1GND+5vM1 Q1+5vS2 Q0GND+5vS1 Q1S1 Q2S1 Q3S1 Q01281195+5v1U15A23U15B45U15C6M1 Q3M2 Q212M1 Q08111211S2 Q2S2 Q1S2 Q398H2 Q4326756M2 Q0M2 Q398M1 Q274LS04R41K74LS04C50.01uF74LS04Q0Q1Q2Q3TCQAQDQAQDQAQDQAQ+5vCLKQ74LS191R0(1)R0(2)R0(1)R0(2)R9(1)R9(2)R0(1)R0(2)R0(1)R0(2)R9(1)R9(2)CKACKACKACKACKBCKBCKBCKB4CEU/D74LS74ASDCDDCLK1P0P1P2P3PL15110141519141114141494671236716712367QDQBQCQBQCQBQCQBQCRC74LS92_1974LS90_474LS92_274LS90_5U8D74LS0423U9B74LS00CPHU8CGND58GND+5vGND+5V83GND+5VU10D74LS00+5VGNDR1663.3K1211U10C74LS0074LS00U10B1031374LS0481U7A1U11A74LS001MHZ27CLKENRCD4518Q0Q1Q2Q33456100KHZ712U12ACLKENRCD4518Q0Q1Q2Q334561KHZ712U13ACLKENRCD4518Q0Q1Q2Q3345610HZ74LS00+5V74LS00U9CU9DU10A101213912674LS0091U8E1011U7BR33.3kC10.01uFS191015CLKENRCD4518Q0Q1Q2Q31112131410KHZ15910U12BCLKENRCD4518Q0Q1Q2Q311121314100HZ712U14ACLKENRSW-PBQ0Q1Q2Q334561HZU8A12U8B4374LS0474LS04U8F1312S21HZ74LS042GND74LS04S3C20.01uFR522MJTR6150KR23.3kGND+5VC332768HZ3/22pFC720pGNDGND

4 总结

通过本次毕业设计,我明白了一个道理:无论做什么事情,都必需养成严谨,认真,善思的工作作风.我这毕业设计由于我采用

11

的是数字电路来实现的,所以电路较复杂,但是容易理解.每一部分我都能理解并且能有多种设计方法.

通过这次毕业设计，我又掌握了些元器件的用途以及它们的参数、性能。这次设计提高了我理论和实践相结合的能力，增加了把理论用于实践的兴趣，同时也提高了我分析问题和解决问题的能力。没有最好，只有更好。我相信通过这一次的毕业设计之后，我以后会更加努力，用严谨的科学态度去面对一切。克服困难，战胜自我，超越自我。

注释：

参考文献

[1]康华光.模拟电子技术基础. 北京:高等教育出版社,

[2]侯建军.数字电子技术基础（高等学校教材）北京：.高等教育出版社

[3]邱寄帆.数字电子技术实验与综合实训——21世纪高职高专电子技术规划教 材.北京:人民邮电出版社

[4]李庆常 .模拟电子技术实验 北京：机械工业出版社

12